

Sistemas Digitales I

Práctica # 5

Capítulo del curso: Implementación de circuitos MSI usando VHDL.

Objetivos de aprendizaje:

- Describir circuitos MSI usando VHDL.
- Importar archivos a un proyecto en Quartus y utilizarlos en el diseño modular de un sistema digital.
- Simular una solución digital descrita en VHDL utilizando Quartus.

Duración: 120 minutos

Materiales y herramientas:

- Circuitos MSI estudiados en las sesiones de clase.
- Quartus Prime

Descripción de la práctica:

En esta práctica se desarrollará, usando VHDL, el circuito sumador de dos números NBCD (4 bits) visto en la clase de resolución de problemas 5. La descripción y diagrama de bloques de la solución propuesta se muestra a continuación:

Para realizar la suma de dos números NBCD (**A+B**), hay que considerar varios casos para los posibles resultados, pues si la suma es menor a 9, no habría problema para mostrar dicho resultado en un solo display. Pero, el problema se da cuando **A+B** es mayor a 9; para lo cual, se realizaría el circuito pertinente para mostrar en otro display la parte de la decena del resultado. Entonces, hay que considerar 2 casos a la salida del primer sumador 74283:

Primer caso: cuando la salida S (S3,S2,S1,S0) es mayor a 9,(números del 10 al 15). Para lo cual, se ha usado un comparador de 4 bits que compara cuando la suma es >9.


Segundo caso: cuando se produce un 1 en el acarreo de salida (esto es, resultados que van del 16 al 18).

Si el resultado del primer sumador es mayor a 9, se debe sumar 6 para corregir, lo cual se da en el primer o segundo caso, arriba indicados. Para ello, se usa otro sumador, seleccionando primero si se debe sumar 0 (esto es, cuando **A+B <9**) o 6 (esto es cuando **A+B >9**), con la ayuda de un multiplexor 2 a 1.

Entonces, a la salida del segundo sumador se obtiene el valor BCD correspondiente al dígito de la unidad de la operación de suma **A+B** que se conectará directamente a

la entrada del decodificador bcd-7 segmentos con el objetivo de visualizar dicho número en un display de 7 segmentos.

Por esta ocasión, debido a la carencia de herramientas, se simulará en Quartus solo los valores en NBCD, es decir, no se utilizará el decodificador ni el display de 7 segmentos, pero, se deberá mostrar en la simulación los valores NBCD que representan las unidades y las decenas.



Procedimiento:

1. Crear y compilar los archivos .vhd para cada componente. Con fines académicos, cada bloque será creado de forma diferente. El proceso de compilación se indica en prácticas anteriores:

- a. **Sumador:** para el circuito sumador, utilice la descripción en VHDL dada a continuación y compile:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_signed.all;
```

```
ENTITY sum IS
PORT (a : IN std_logic_vector(3 DOWNTO 0);
      b : IN std_logic_vector(3 DOWNTO 0);
```

```

salida : OUT std_logic_vector(3 DOWNT0 0);
        cout: out std_logic);
END sum;

```

```

ARCHITECTURE sol OF sum IS
    signal suma: std_logic_vector(4 DOWNT0 0);
BEGIN


    suma <= (('0'&a)+('0'&b));
        salida<= suma(3 DOWNT0 0);
        cout<= suma(4);

END sol;


```

b. **Comparador:** para el circuito comparador, deberá utilizar el archivo .vhd facilitado en el blog. El proceso para añadirlo al proyecto se detalla a continuación:


- i. Ubique el archivo descargado en la carpeta donde fue creado el proyecto.
- ii. En Quartus, debe ir a la sección Project\Add/Remove files in Project...



iii. En la ventana Settings, dar clic en el botón “...” para buscar el archivo a añadir.



iv. Debe seleccionar el archivo a añadir, en este caso “comparador.vhd”, y dar click en Open.



- v. En la ventana Setting, dar click en Apply y luego en OK.
 - c. **Multiplexor:** el circuito multiplexor 2 a 1 deberá ser descrito en VHDL por el estudiante. Luego debe ser compilado.
2. Crear un nuevo archivo .vhd, donde se describirá la solución del circuito sumador de dos números NBCD. En este archivo se usarán los componentes antes creados siguiendo el diagrama de bloques propuesto.
 3. Compilar este último archivo y simular.
 4. Llenar lo solicitado en el informe de resultados.

Bibliografía:

- [1]. Fundamentos de Lógica Digital, Stephen Brown & Zvonko Vranesic, Segunda Edición, Mc.Graw Hill, 2009.
- [2]. Sistemas Digitales: Principios y Aplicaciones, Ronald Tocci, Octava Edición, Prentice Hall, 2003.
- [3]. Digital Design with RTL Design, Verilog and VHDL, Frank Vahid, Second Edition, John Wiley and Sons, 2010.
- [4]. DE10-Lite User Manual, Terasic Inc, 2017.

Por: Alexis Lema Ordóñez

08/08/2020