{"id":677,"date":"2015-12-01T04:13:05","date_gmt":"2015-12-01T09:13:05","guid":{"rendered":"http:\/\/blog.espol.edu.ec\/taws\/?p=677"},"modified":"2015-12-01T08:33:28","modified_gmt":"2015-12-01T13:33:28","slug":"diagrama-de-tiempo-en-quartus-ii","status":"publish","type":"post","link":"https:\/\/blog.espol.edu.ec\/taws\/2015\/12\/01\/diagrama-de-tiempo-en-quartus-ii\/","title":{"rendered":"Diagrama de Tiempo en Quartus II"},"content":{"rendered":"

\u00daltimamente muchos de mis compa\u00f1eros que est\u00e1n cursando\u00a0la materia de\u00a0Digitales II me han preguntado sobre como realizar diagramas de tiempo en el programa Quartus II. En este post detallaremos paso a paso como realizar el diagrama para un Generador de n\u00fameros aleatorios de 5 bits realizado en vhdl, el cual estoy usando en mi proyecto de Laboratorio de Digitales. Este diagrama es de gran utilidad para analizar el funcionamiento del componente con respecto al comportamiento de las variables de entrada clock, enable y\/o reset que influyen en los valores de salida, a su vez esta herramienta nos permite hacer una simulaci\u00f3n antes de implementar en una tarjeta de desarrollo\u00a0DE0-Nano con FPGA\u00a0<\/strong>y evitar posibles errores y da\u00f1os a la misma.<\/p>\n

El c\u00f3digo del Generador de n\u00fameros aleatorios de 5 bits (numale) es el siguiente:<\/p>\n

\"numale\"<\/a><\/p>\n

Luego de verificar el numero de bits de cada entrada y salida, lo cual es importante en el momento de realizar el diagrama, compilamos el c\u00f3digo.<\/p>\n

En la opci\u00f3n File >New buscamos la opci\u00f3n Vector Waveform File y seleccionamos OK<\/p>\n

\"3\"<\/a><\/p>\n

Y obtenemos la siguiente ventana, en la cual damos click derecho en la opci\u00f3n Name<\/strong> y luego en Insert Node o Bus...<\/strong><\/p>\n

\"5\"<\/a><\/p>\n

Luego damos click en la opci\u00f3n Node Finder<\/strong> y verificamos que en la opci\u00f3n Filter<\/strong> este Pins: all<\/strong> y damos click en la opci\u00f3n\u00a0Lis<\/strong>t<\/strong><\/p>\n

\"6\"<\/strong><\/p>\n

Verificamos y colocamos todas las entradas y salidas en el recuadro derecho y seleccionamos OK 2 veces y tenemos la siguiente ventana:<\/p>\n

\"7\"<\/a><\/p>\n

Como podemos observar, en el diagrama de tiempos est\u00e1n las entradas inicialmente e 0 y la salida con su correspondiente numero de bits. Para dar valores damos click en la opci\u00f3n Waveform Editing Tool\u00a0\"8\"<\/a><\/p>\n

\"9\"<\/a><\/p>\n

Como podemos observar se dieron valores a la entrada clock de acuerdo a como esta dise\u00f1ado el componente y en la entrada enable se coloco un valor para cada caso, cuando genera solo ceros (enable =0) y cuando genera los numeros aleatorios (enable =1).<\/p>\n

Luegp de la asignacion de valores, compilamos nuevamente y luego inciamos la simulacion dando click en el icono\u00a0\"10\"<\/a>\u00a0y obtenemos la siguiente ventana.<\/p>\n

\"\"<\/a><\/p>\n

Como podemos observar, ya tengo los valores de mi variable de salida count<\/strong> y se puede comprobar cada valor bit a bit de la variable, lo que nos ayuda en el caso de posibles errores. Luego de tener la simulaci\u00f3n completa, ya se puede implementar en la tarjeta realizando las conexiones correctamente.<\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n

 <\/p>\n","protected":false},"excerpt":{"rendered":"

\u00daltimamente muchos de mis compa\u00f1eros que est\u00e1n cursando\u00a0la materia de\u00a0Digitales II me han preguntado sobre como realizar diagramas de tiempo en el programa Quartus II. En este post detallaremos paso a paso como realizar el diagrama para un Generador de n\u00fameros aleatorios de 5 bits realizado en vhdl, el cual estoy usando en mi proyecto […]<\/p>\n","protected":false},"author":5469,"featured_media":0,"comment_status":"open","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[15020],"tags":[136306],"class_list":["post-677","post","type-post","status-publish","format-standard","hentry","category-simulacion","tag-quartus"],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/posts\/677","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/users\/5469"}],"replies":[{"embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/comments?post=677"}],"version-history":[{"count":9,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/posts\/677\/revisions"}],"predecessor-version":[{"id":699,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/posts\/677\/revisions\/699"}],"wp:attachment":[{"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/media?parent=677"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/categories?post=677"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/taws\/wp-json\/wp\/v2\/tags?post=677"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}