{"id":306,"date":"2009-07-31T17:53:50","date_gmt":"2009-07-31T22:53:50","guid":{"rendered":"http:\/\/blog.espol.edu.ec\/vlirtel\/?p=306"},"modified":"2009-07-31T18:10:06","modified_gmt":"2009-07-31T23:10:06","slug":"becas-para-el-taller-aplicaciones-de-procesamiento-digital-de-senales-para-telecomunicaciones-usando-fpgas","status":"publish","type":"post","link":"https:\/\/blog.espol.edu.ec\/vlirtel\/becas-para-el-taller-aplicaciones-de-procesamiento-digital-de-senales-para-telecomunicaciones-usando-fpgas\/","title":{"rendered":"Becas para el Taller: \"Aplicaciones de Procesamiento Digital de Se\u00f1ales para Telecomunicaciones usando FPGAs\""},"content":{"rendered":"<p><a href=\"http:\/\/www.istec.org\"><img loading=\"lazy\" decoding=\"async\" class=\"size-full wp-image-149 alignright\" src=\"http:\/\/blog.espol.edu.ec\/vlirtel\/files\/2009\/05\/logo-istec-vertical.jpg\" alt=\"Logo del ISTEC\" width=\"174\" height=\"159\" \/><\/a><\/p>\n<p>UTPL Loja, Ecuador, del 24 al 28 de Agosto<\/p>\n<p>La ESPOL. miembro activo del ISTEC, ha sido favorecida con becas del 50% para participar en este seminario. La cantidad de las mismas es limitada y se deber\u00e1 seleccionar entre los interesados de acuerdo al perfil adecuardo y al inter\u00e9s intitucional.<\/p>\n<p><em>Los interesados deben enviar sus datos personales y una breve explicaci\u00f3n sobre la raz\u00f3n por la que desea participar del taller (aplicaci\u00f3n en proyectos, inter\u00e9s educacional, \u00e1rea de trabajo, etc.) al correo electr\u00f3nico de la Ing. Rebeca Estrada. <\/em><strong>m\u00e1ximo hasta el viernes 7 de agosto\/2009.<\/strong><br \/>\nMayor informaci\u00f3n:\u00a0 <a href=\"http:\/\/www.istec.org\/ceci\/capacitacion\/telecom-fpgas\/\">http:\/\/www.istec.org\/ceci\/capacitacion\/telecom-fpgas\/<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"<p>UTPL Loja, Ecuador, del 24 al 28 de Agosto La ESPOL. miembro activo del ISTEC, ha sido favorecida con becas del 50% para participar en este seminario. La cantidad de las mismas es limitada y se deber\u00e1 seleccionar entre los interesados de acuerdo al perfil adecuardo y al inter\u00e9s intitucional. Los interesados deben enviar sus [&hellip;]<\/p>\n","protected":false},"author":15,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_monsterinsights_skip_tracking":false,"_monsterinsights_sitenote_active":false,"_monsterinsights_sitenote_note":"","_monsterinsights_sitenote_category":0,"footnotes":""},"categories":[5654],"tags":[10143,10142,9865,1444,10145],"class_list":["post-306","post","type-post","status-publish","format-standard","hentry","category-seminario","tag-fpga","tag-istec","tag-procesamiento-digital-de-senales","tag-telecomunicaciones","tag-utpl"],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/posts\/306","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/users\/15"}],"replies":[{"embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/comments?post=306"}],"version-history":[{"count":4,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/posts\/306\/revisions"}],"predecessor-version":[{"id":310,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/posts\/306\/revisions\/310"}],"wp:attachment":[{"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/media?parent=306"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/categories?post=306"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/blog.espol.edu.ec\/vlirtel\/wp-json\/wp\/v2\/tags?post=306"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}